岗位职责： 1、参与智能网卡芯片IP级或SOC级功能验证； 2、与IC设计工程师沟通，参与所负责的IP或SOC验证功能点分解和验证计划制定； 3、基于UVM验证方法学，参与所负责IP或SOC级别的仿真验证环境搭建； 4、使用SystemVerilog和C语言开发测试向量并进行回归测试； 5、参与计划及实施各种覆盖率分析。 任职要求: 1、熟悉 system Verilog, UVM 以及 formal 验证方法； 2、有开发 scalable and portable UVM testbench 的经验； 3、熟悉常用的验证场景, 如 simulators, waveform viewers, build and run automation, test case generation, coverage collection, gate-level simulation 等； 4、有 module-level, IP-level, subsystem-level以及 SOC-level的验证经验, 如CPU IP, Interconnect IP, CPU 子系统, DDR 子系统, PCIE 子系统, Network 子系统等； 5、熟悉常用的协议, 如 AMBA 协议, PCIE 协议, DDR 协议, Network协议, RDMA, ROCE, iWARP 等； 6、具备较强的分析与解决问题的能力。